如何更加有效地设计时钟门控对于最大限度地降低功耗，同时保证处理器的性能至关重要。多核多线程微处理器中，多个功能部件可能不是同时工作的，对于无执行任务的功能部件就可以将其时钟关闭，减少其随时钟翻转进行多余的内部寄存器翻转，从而降低产生功耗的浪费和热量聚集。

对于需要控制的寄存器，在一定的情况下关闭寄存器的传输功能，阻止无用的数据进入下一级逻辑，避免引起一连串不必要的逻辑翻转，达到降低功耗的可能。为最大限度地插人Clock-Gating控制逻辑，需要通过多种方式结合的办法，在电路中插人更多的Clock-Giatgn控制，最大限度地插入门控时钟设计，关闭更多的空闲功能部件，降低功耗 。

关闭寄存器的传播功能通常可以通过“回写”结构来实现(如图1)，以使能信号en为控制信号在前继输人data-in和本级寄存器输出data-out之间进行选择，如果不需要传播数据时，就可以使输出保持为data-out而不引起后继部件的翻转。这种方式可以以最小的面积和功耗代价实现对寄存器传输功能的关闭。

但是，回写结构只是在功能上实现了关闭传播和降低后继组合逻辑功耗的作用，但在时钟功耗上并没有较大降低,因为在回写结构关闭传播功能后。lock信号仍始终在翻转。为更大限度地降低功耗，引人寄存器的Clock-Gating设计(如图2)，将使能信号en作用于。lock上与回写结构相比较，在关闭数据传播后，图1和图2中用斜线标注的部件的动态功耗将被节省掉。

clock一Gatign控制逻辑也会产生一定的功耗(图2中用点阴影标注的部件功耗)，因此不是越多的Clock-Gating控制逻辑就越好，例如在需要添加Clock-Gating控制的寄存器文件中，如果被控制的dock信号所连接的寄存器位数较小,得到的动态功耗降低还不足以抵消添加控制逻辑所增加的功耗。所以，通常对于需要进行Clock-Cating的寄存器文件的位宽有一定限制(一般不低于3一8位)，保证能有效地降低时钟功耗。

由于OpenSPARC T2并未全面设计内部电路的时钟门控控制逻辑，其中存在大量未被门控时钟逻辑控制的寄存器部件，这就为功耗优化提供了巨大的潜力。通过分析和评估，利用基本的Clock-Gating优化策略，在原有结构中插人或替换为新的门控时钟逻辑可以带来40%一60%的功耗降低。

时钟信号延滞（latency）又被称为插入延迟（insertion delay），它包括两部分，即时钟源（clock source）插入延迟和时钟网络（clock network）插入延迟。时钟源插入延迟是来自系统（即时钟源或来自芯片）到当前芯片（或到当前模块）时钟根节点（clock root pin）之间的延迟，时钟网络延迟是时钟树的延迟。从时钟源到时钟树寄存器的插入延迟事实上包括了两者之和（图1），即总插入延迟。在理想时钟的情况下，人们假定时钟网络插入延迟为零。在时钟树综合时，时钟延滞的数值会直接用来对偏差做计算和固定。

上述两种延迟的定义可以通过特定的选项加以区分，如：

set_clock_latency 2.0 -source [get_clocks {cpu_clk}]

set_clock_latency 2.0 [get_clocks {cpu_clk}]

前者定义了时钟源的插入延迟，而后者定义了时钟网络插入延迟，两者通过-source选项加以区分。

时钟源的插入延迟定义到芯片的顶层则是留给板级设计人员用的。在芯片设计中，在逻辑设计阶段利用该值附加在理想时钟上，从而模拟真实时钟的结果。当时钟源的插入延迟定到模块层次上，则可满足特定模块之间时序先后的特定设计需求 。