作者: 黄智伟

丛书名: 新编电气与电子信息类本科规划教材

出版社:电子工业出版社

ISBN:712100674X

出版日期:2005 年1月

开本:16开

页码:413

第1章 fpga系统设计基础

1.1 可编程逻辑器件基础

1.1.1 概述

1.1.2 可编程逻辑器件的编程器件工作原理

1.1.3 可编程逻辑器件的基本结构和电路表示方法

1.2 fpga的设计方法与要求

1.2.1 现代数字系统的设计方法

1.2.2 优秀fpga设计的重要特征

1.3 fpga的设计流程

1.3.1 可编程逻辑器件的一般设计流程

1.3.2 基于max+plus ii的设计流程

1.3.3 基于quartus ii的设计流程

1.3.4 基于ise的设计流程

1.3.5 嵌入powerpc405微处理器的fpga流程

1.4 fpga设计工具

1.4.1 altera的可编程逻辑器件设计工具

1.4.2 xilinx的可编程逻辑器件设计工具

本章小结

思考题与习题第2章 fpga器件

2.1 xilinx fpga器件

.2.1.1 xilinx fpga器件简介

2.1.2 spartan-ii和spartan-ii e系列产品

2.1.3 virtex-ii系列产品

2.1.4 virtex-ii pro和virtex-ii prox系列产品

2.2 altera fpga器件

2.2.1 altera fpga器件简介

2.2.2 flex系列产品

2.2.3 acex1k系列产品

2.2.4 apex系列产品

2.2.5 mercury系列产品

2.2.6 excalibur系列产品

2.2.7 stratix系列产品

本章小结

思考题与习题第3章 设计输入

3.1 基于ise 5.2的设计输入方法

3.1.1 原理图输入

3.1.2 hdl语言输入

3.1.3 状态图输入

3.1.4 ip复用

3.2 基于quartus ii 3.0的设计输入方法

3.2.1 原理图输入

3.2.2 hdl语言输入

本章小结

思考题与习题第4章 功能仿真

4.1 基于modelsim的功能仿真

4.1.1 modelsim xe iiv5.6e

4.1.2 在project navigator中建立测试激励文件

4.1.3 启动modelsim进行仿真

4.1.4 功能仿真实例:十进制计数器

4.2 基于quartus ii 3.0的功能仿真

4.2.1 建立vector waveform file文件

4.2.2 仿真器设置

4.2.3 功能仿真实例:占空比为50%的3分频器

本章小结

思考题与习题第5章 综合、实行、配置、编译与编程

5.1 ise 5.2中的综合工具xst

5.1.1 xst的综合属性

5.1.2 使用xst综合设计

5.2 基于ise 5.2的实行设计

5.2.1 用户约束

5.2.2 实行设计

5.2.3 查看相关报告

5.3 基于ise 5.2的下载配置

5.3.1 准备配置(prepare configuration)

5.3.2 配置器件(configure device)

5.4 基于quartus ii的编译与器件编程

5.4.1 使用quartus ii 3.0的编译器编译设计

5.4.2 使用quartus ii 3.0的编程器下载

本章小结

思考题与习题第6章 fpga的下载配置电路设计

6.1 xilinx的fpga下载配置电路设计

6.1.1 xilinx fpga的下载配置模式

6.1.2 virtex-ii系列器件下载配置电路设计

6.2 altera的fpga下载配置设计

6.2.1 altera公司的下载电缆

6.2.2 下载电缆配置电路设计

6.2.3 altera芯片配置电路设计

本章小结

思考题与习题第7章 设计技巧

7.1vhdl编码风格

7.1.1 描述方法对电路结构的影响

7.1.2 不同的状态机描述

7.2 采用层次化的设计

7.2.1 层次化设计的基本思想和原则

7.2.2 相似逻辑设计在一个层次

7.2.3 使用寄存器作为模块的分界线

7.3block ram设计

7.3.1 block ram的结构

7.3.2 描述block ram的vhdl程序

7.3.3 block ram的宽度和深度组合

7.4 基于ip core的block ram的设计

7.4.1 双端口块ram(dual-prot block ram)

7.4.2 使用ip core生成双端口ram

7.4.3 使用memory editor生成coe文件

7.5 时钟设计

7.5.1 数字延迟锁相环(dll)应用设计

7.5.2 全局时钟网络应用设计

7.5.3 数字时钟管理器(dcm)应用设计

本章小结

思考题与习题第8章 fpga设计实践

8.1 fpga最小系统板设计

8.1.1 xilinx fpga最小系统板设计

8.1.2 altera fpga最小系统板设计

8.1.3 bga封装印制板设计

8.2 fpga对led显示器的控制

8.2.1 fpga对led数码管静态显示控制

8.2.2 fpga对led数码管动态显示控制

8.2.3 程序设计与仿真

8.3 fpga对lcd显示器的控制

8.3.1 mdls系列液晶显示模块

8.3.2 fpga mdls字符型液晶显示模块驱动电路

8.3.3 程序设计与仿真

8.4 adc0809接口电路及程序设计

8.4.1 adc0809与fpga接口电路

8.4.2 adc0809与vhdl采样控制程序

8.5 tlc5510接口电路及程序设计

8.5.1 tlc5510与fpga接口电路

8.5.2 tlc5510 vhdl采样控制程序设计

8.6 dac0832接口电路及程序设计

8.6.1 dac0832接口电路设计

8.6.2 dac0832接口电路程序设计

8.7 tlc7524接口电路设计及程序设计

8.7.1 tlc7524接口电路设计

8.7.2 tlc7524接口电路程序设计

8.8 fpga通用异步收发器设计

8.8.1 uart简介

8.8.2 fpga uart系统组成

8.8.3 模块设计

8.8.4 程序设计与仿真

8.9 二进制振幅键控调制器与解调器设计

8.9.1 ask调制方法

8.9.2 ask解调方法

8.9.3 ask调制方框图及电路符号

8.9.4 ask调制vhdl程序及仿真

8.9.5 ask解调方框图及电路符号

8.9.6 ask解调vhdl程序及仿真

8.10 二进制频移键控调制器与解调器设计

8.10.1 fsk信号的产生

8.10.2 fsk信号的解调

8.10.3 fsk调制方框图及电路符号

8.10.4 fsk调制vhdl程序及仿真

8.10.5 fsk解调方框图及电路符号

8.10.6 fsk解调vhdl程序及仿真

8.11 二进制相位键控调制器与解调器设计

8.11.1 绝对调相和相对调相

8.11.2 cpsk信号的产生

8.11.3 dpsk信号的产生

8.11.4 dpsk信号的解调

8.11.5 cpsk调制程序方框图及电路符号

8.11.6 cpsk调制vhdl程序及仿真

8.11.7 cpsk解调方框图及电路符号

8.11.8 cpsk解计vhdl程序及仿真

8.11.9 dpsk调制方框图及电路符号

8.11.10 绝对码一相对码转换vhdl程序及仿真

8.11.11 相对码一绝对码转换方框图及电路符号

8.11.12 相对码一绝对码转换vhdl程序及仿真

8.12 多进制数字振幅调制(mask)系统

8.12.1 多进制数字振幅调制(mask)

8.12.2 mask信号的产生

8.12.3 mask调制电路vhdl程序与仿真

8.13 多进制数字频率调制(mfsk)系统

8.13.1 多进制数字频率计制mfs

8.13.2 mfsk调制电路vhdl程序及仿真

8.14 多进制数字相位调制(mpsk)系统

8.14.1 多进制数字相位调制(mpsk)

8.14.2 4psk信号

8.14.3mpsk调制电路vhdl程序及仿真

8.14.4 mpsk解制电路vhdl程序及仿真

8.15 数字基带信号的传输码型发生器设计

8.15.1 常见的几种基带码

8.15.2 基带码发生器方框图及电路符号

8.15.3 基带码发生器vhdl程序与仿真

8.16 采用测频法的数字频率计

8.16.1 设计要求

8.16.2 系统组成

8.16.3 程序设计与仿真

8.17采用等精度测频原理的频率计

8.17.1 设计要求

8.17.2 测频原理及误差分析

8.17.3 系统组成

8.17.4 程序与仿真

8.18 电子琴设计

8.18.1 设计要求

8.18.2 系统组成

8.18.3 模块设计

8.18.4 程序设计与仿真

8.19 自动升降电梯控制器设计

8.19.1 设计要求

8.19.2 系统组成

8.19.3 模块设计

8.19.4 程序设计与仿真

8.20 电子时钟设计

8.20.1 设计要求

8.20.2 系统组成

8.20.3 模块设计

8.20.4 程序设计与仿真

8.21 自动售货机控制系统设计

8.21.1 设计要求

8.21.2 系统组成

8.21.3 程序设计与仿真

8.22 出租车自动计价器设计

8.22.1 设计要求

8.22.2 系统组成

8.22.3 模块设计

8.22.4 程序设计与仿真

8.23 多功能波形发生器设计

8.23.1 设计要求

8.23.2 系统组成

8.23.3 模块设计

8.23.4 程序设计与仿真

8.24 步进电机定位控制系统设计

8.24.1 设计要求

8.24.2 系统组成

8.24.3 模块设计

8.24.4程序设计与仿真

本章小结

思考题与习题

附录a 相关网址

附录b ic和fpga专业术语的中英文对照

参考文献

书 名: 基于FPGA的硬件系统设计实验与实践教程

作 者:姚爱红

出版社: 清华大学出版社

出版时间: 2011年6月1日

ISBN: 9787302245377

开本: 16开

定价: 29.00元

第1章 可编程逻辑器件简介

1.1 可编程逻辑器件概述

1.1.1 可编程逻辑器件的发展历程

1.1.2 可编程逻辑器件的分类方法

1.2 可编程逻辑器件的设计流程

1.3 fpga发展概况

1.3.1 fpga的主要优势与发展前景

1.3.2 主流fpga产品及供应商简介

习题1

第2章 verilog hdl基础

2.1 前言

2.2 程序示例

2.3 模块

2.3.1 模块的结构

2.3.2 模块的实例化

2.4 变量和信号的类型

2.5 verilog hdl表达式

2.5.1 常量

2.5.2 操作符

2.6 verilog hdl的主要功能语句

2.6.1 verilog hdl对硬件的描述方式

2.6.2 数据流描述

2.6.3 行为描述--过程块

2.7 其他语法规则说明

2.7.1 标识符命名原则

2.7.2 标点的使用

2.7.3 注释

2.7.4 转义字符

2.7.5 编译命令

2.7.6 参数

2.8 示例程序分析

2.9推荐阅读

习题2

第3章 实验环境介绍

3.1 eda软件工具介绍

3.1.1 集成的fpga开发环境

3.1.2 modelsim介绍

3.1.3 synplify简介

3.2 fpga典型实验开发平台简介

3.2.1 康芯gw48-sopc实验台

3.2.2 xilinx xup spartan板

3.3 实验仪器的使用方法

3.3.1 函数信号发生器

3.3.2 数字存储示波器

3.3.3 逻辑分析仪

3.4 熟悉实验环境

3.4.1 实验目的

3.4.2 实验内容

3.4.3 实验步骤

习题3

第4章 基本组合逻辑电路设计

4.1 组合逻辑电路基础知识

4.1.1 组合逻辑电路的分析方法

4.1.2 组合逻辑电路分析举例

4.1.3 组合逻辑电路的设计方法

4.2 数据比较器

4.2.1 数据比较器的功能

4.2.2 比较器电路的设计

4.3 数据选择器

4.3.1 四选一数据选择器

4.3.2 四选一数据选择器的设计

4.3.3 数据选择器的应用

4.4 二进制加法器

4.4.1 半加器

4.4.2 全加器

4.5 编码/译码器

4.5.1 bcd码编码器

4.5.2 bcd码译码器

实验4-1用原理图输入法设计四位加法器

实验4-2数码显示译码器

习题4

第5章 基本时序逻辑设计

5.1 时序逻辑电路的基础知识

5.2 触发器

5.2.1 rs触发器

5.2.2 d触发器

5.2.3 jk触发器与t触发器

5.3 时序逻辑电路的分析方法

5.3.1 同步时序电路的分析方法

5.3.2 异步时序电路的分析方法

5.4 常见的时序逻辑电路设计

5.4.1 移位寄存器

5.4.2 计数器

5.4.3 分频器

5.4.4 顺序脉冲发生器

5.4.5 阶乘运算器

实验5-1可预置的加减计数器实验

实验5-2扭环形计数器

习题5

第6章 有限状态机设计

6.1 状态的描述

6.1.1 整数编码状态

6.1.2 parameter语句声明状态

6.1.3 define编译引导语句

6.2 fsm的设计方法

6.2.1 moore型fsm的设计

6.2.2 mealy型fsm的设计

6.2.3 混合型fsm的设计

6.3 fsm的复位和毛刺问题

6.4 fsm设计示例

6.4.1 乘法器建模

6.4.2 序列检测器的设计

6.4.3 交通灯控制器的设计

实验6-1设计序列检测器

习题6

第7章 加法器设计

7.1 定点加法器

7.1.1 进位链结构

7.1.2 串行进位

7.1.3 并行进位

7.2 浮点加法器

7.2.1 规格化浮点数加减运算基本原理

7.2.2 浮点加法器的设计

7.3 运算器(alu)的设计

实验7-18位加法器的设计

实验7-216位超前进位加法器

习题7

第8章 乘、除法器的设计

8.1 常用的机器数编码格式

8.2 定点乘法器原理及实现

8.2.1 原码一位乘算法及实现

8.2.2 补码一位乘算法及实现

8.3 定点除法器原理及实现

8.3.1 原码不恢复余数除法

8.3.2 补码不恢复余数除法

8.4 快速乘法器

8.4.1 修正布斯算法

8.4.2 华莱士树结构

实验8-1原码两位乘法器

实验8-2补码两位乘法器

习题8

第9章 存储器建模

9.1 只读存储器rom的建模

9.1.1 rom的基本结构

9.1.2 rom的建模

9.1.3 rom的仿真测试

9.2 随机存储器ram的建模

9.2.1 ram的基本结构

9.2.2 ram的建模

9.2.3 ram的仿真测试

9.3 利用ipcore工具生成rom和ram

实验9-1利用sram设计并实现fifo

习题9

第10章 opu的设计

10.1 cpu的基本组成

10.1.1 控制部件

10.1.2 运算部件

10.1.3 寄存器组

10.2 cpu设计的一般过程

10.3 heu-r1处理器指令集的设计

10.3.1 指令格式

10.3.2 指令集的设计

10.4 heu-r1内部数据通路的设计

10.5时序系统的设计

10.6 heu-r1各功能模块的设计

10.6.1 指令译码模块的设计

10.6.2 立即数生成模块

10.6.3 分支处理模块

10.6.4 地址生成模块

10.6.5 算术逻辑单元模块

10.6.6 寄存器组模块

10.6.7 cpu模块

10.7 仿真验证及结果

10.7.1 外围模块建模

10.7.2 系统复位

10.7.3 功能验证

实验10-1heu-r1处理器核的指令集扩展

习题10

第11章 数字电子时钟设计

11.1 数字钟功能需求说明

11.2 实验平台相关电路说明

11.2.1 7段数码管

11.2.2 外部按键

11.2.3 音频输出

11.3 数字钟系统的设计

11.4 数字钟各模块的设计

11.4.1 时钟分频模块

11.4.2 计时模块(包含按键控制)

11.4.3 音频输出模块

11.5 仿真验证

11.6 引脚设置

实验11-1整点报时闹钟设计

习题11

第12章 vga接口控制器

12.1 视频信号原理

12.2 数字视频图像的表示

12.3 vga接口介绍

12.4 vga信号时序

12.5 vga接口控制器设计

12.5.1 vgasig模块

12.5.2 colormap模块

12.5.3 顶层模块

12.5.4 功能仿真

12.5.5 引脚设置

实验12-1800~600分辨率vga接口的设计

实验12-2vga动态图形显示控制

习题12

第13章 fir数字滤波器设计

13.1 数字滤波器概述

13.2 fir滤波器的结构

13.3 fdatool工具使用介绍

13.3.1 matlab简介

13.3.2 fdatool设计fir滤波器的参数

13.4 窗函数法fir滤波器的设计

13.4.1 窗函数的选择

13.4.2 窗函数法fir滤波器的设计步骤

13.5 fir滤波器的fpga实现

13.5.1 滤波器系数的量化

13.5.2 16阶fir滤波器的实现

13.5.3 在modelsim中加入altera仿真库

13.6 fir滤波器的仿真验证

13.6.1 仿真数据文件的格式

13.6.2 测试平台程序的设计

13.6.3 仿真结果分析

实验13-1低通fir滤波器的设计

实验13-2fir滤波器的硬件实现及仿真

习题13

第14章 基于nios的sopc系统

14.1 sopc技术概述

14.1.1 1p核与ip复用技术

14.1.2 片上总线

14.2 嵌入式微处理器核介绍

14.2.1 alteranios ii软核处理器

14.2.2 xilinx microblaze核

14.3 基于nios的sopc系统开发流程

14.4 基于nios的跑马灯控制器的设计

14.4.1 基本sopc系统硬件结构

14.4.2 jtag uart ip核

14.5 跑马灯控制器的硬件实现

14.5.1 新建sopc设计项目

14.5.2 各模块的设计

14.5.3 存储器地址和irq分配

14.5.4 nios ii系统生成

14.5.5 sopc系统生成

14.6 跑马灯控制器的软件设计

14.6.1 c源程序输入

14.6.2 代码优化

14.6.3 程序运行和下载

实验14-1基于nios ii处理器计时器的设计

习题14

附录verilog hdl关键字

参考文献

第1章FPGA概述

1.1FPGA的发展历程

1.2FPGA的基本原理

1.2.1基于查找表的FPGA的基本结构及逻辑实现原理

1.2.2基于乘积项的FPGA的基本结构及逻辑实现原理

1.2.3FPGA的配置应用

1.3FPGA的设计方法

1.4FPGA的设计流程

1.4.1基于"自顶向下"设计方法的FPGA设计流程

1.4.2基于"自顶向下"设计流程的优点

1.5总结与结论

第2章硬件描述语言入门

2.1VHDL入门

2.1.1VHDL的模块组织

2.1.2基本的数据类型及常量、变量、信号

2.1.3运算符及表达式

2.1.4VHDL基本语句

2.1.5典型电路的设计

2.2VerilogHDL入门

2.2.1VerilogHDL模块的结构

2.2.2基本的数据类型及常量、变量

2.2.3运算符及表达式

2.2.4语句

2.2.5典型电路的设计

2.2.6小结

2.3总结与结论

第3章简单电路的HDL设计

3.1基本组合逻辑运算

3.1.1与运算

3.1.2或运算

3.1.3异或运算

3.1.4与非运算

3.1.5二选一多路选择器

3.1.6两位比较器

3.2基本时序器件--寄存器

3.2.1D触发器

3.2.2T触发器

3.2.3J-K触发器

3.2.4时序器件--移位寄存器

3.3简单数学运算

3.3.14位加法器

3.3.24位计数器

3.3.34位乘法器

3.4总结与结论

第4章FPGA的同步设计

4.1同步的定义

4.2同步部件

4.2.1基本的同步部件

4.2.2同步清除D型触发器

4.2.3E型触发器

4.2.4T型触发器

4.2.5同步R-S触发器

4.2.6R型触发器

4.3状态产生

4.3.1状态的无条件执行

4.3.2状态的有条件执行

4.4中央允许产生器

4.5同步清除

4.6时钟歪斜的清除

4.7异步接口

4.7.1互相同步的系统

4.7.2互相异步的系统

4.7.3同步系统的异步输入

4.7.4握手发送数据的安全性

4.7.5微处理器存储器映射中的FPGA

4.7.6亚稳定性

4.7.7小结

4.8总结与结论

第5章常见的FPGA设计实例

……

第6章FPGA的配置与编程

第7章3DES算法的FPGA实现及其在3DES-PCI安全卡中的应用

第8章FPGA发展趋势

附录1世界著名的FPGA厂商

附录2常用的FPGA开发工具

参考文献